PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-091873

(43) Date of publication of application: 22.04.1988

(51)Int.Cl.

G11B 20/10 G10L 3/02

G10L 9/18

(21)Application number: 61-237374

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

06.10.1986

(72)Inventor: MISAKI MASAYUKI


NAONO HIROYUKI

(54) VOICE SOUND RECORDING AND REPRODUCING DEVICE

(57)Abstract:

PURPOSE: To constitute the titled device for sound-recording and reproduction of a usual sound signal, double speed reproduction, and a musical interval conversion of a double speed sound signal, at a low cost by a single device, by controlling the outputs of a sampling frequency generating circuit, a write address generating circuit, a read- out address generating circuit, a write/read-out control circuit, and an amplitude control circuit.

CONSTITUTION: Outputs of first and second sampling frequency generating circuits 3, 16, a write address generating circuit 6, first and second read-out address generating circuits 7, 8, a write/read-out control circuit, and an amplitude control circuit 13 are controlled by a control circuit 17. That is to say, four modes of sound-recording and reproduction to a RAM of a usual voice, double speed reproduction from the RAM, and a musical interval conversion of a double speed voice input signal are changed and used. In such a manner, not only a sound signal sound-recorded in a digital memory can be reproduced at usual speed, but also the contents can be listened to fast without deteriorating a speaker's feature, in a usual musical interval and in a half time of usual, and also, this device can be used as a musical interval converter for converting a voice whose musical interval is raised by doubted.



converter for converting a voice whose musical interval is raised by double speed reproduction, to the usual musical interval, and is obtained at a low cost by a simple constitution.

① 特許出願公開

昭63-91873 ⑫ 公 開 特 許 公 報(A)

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和63年(1988)4月22日

G 11 B 20/10 10 L 3/02 9/18 F-6733-5D Z-8622-5D Z-8622-5D

審査請求 未請求 発明の数 1 (全8頁)

の発明の名称 音声録音再生装置

> 願 昭61-237374 ②特

願 昭61(1986)10月6日 22出

砂発 眀 者 三 崹

大阪府門真市大字門真1006番地 松下電器產業株式会社内 正之

大阪府門真市大字門真1006番地 松下電器産業株式会社内

博之 明 直 野 勿発 者 松下電器産業株式会社 の出 願 人

大阪府門真市大字門真1006番地

外1名 弁理士 中尾 敏男 79代 理

細

1、発明の名称

音声録音再生装置

2、特許請求の範囲

(1) 第1,第2の標本化周波数発生回路と、前記 第1の標本化周波数発生回路の出力であるサンプ リングクロックで入力信号をディジタル信号に変 換するアナログディジタル変換回路と、変換され たディジタル信号を記憶するディジタルメモリと、 存き込み番地発生回路と、第1,第2の読み出し 番地発生回路と、前記費き込み番地発生回路と第 1,第2の読み出し番地発生回路とで発生するア ドレスデータを入力として費き込み・読み出しの 番地を前記ディジタルメモリへ出力し、かつ書き 込み・銃み出しの制御信号を前記ディジタルメモ リヘ出力する事を込み読み出し制御回路と、第1. 第2の腕み出し番地によって前記ディジタルメモ りから読み出される各々の信号を前記第2の標本 化周波数発生回路の出力であるサンプリングクロ ックでラッチする第1,第2の保持回路と、振幅

制御回路と、前記第1.第2の保持回路でラッチ された各々の信号に対して前記振幅制御回路の制 御によって重み関数w₁(t)またはw₂(t)(O≤w₁(t)≤1, O≤w₂(t)≤1)を掛けあわせる第1,第2の乗算回 路と、前記第1,第2の乗算回路の出力信号をそ のまま、もしくは加算された信号を前記第2の標 本化周波数発生回路の出力であるサンプリングク ロックでアナログ信号に変換するディジタルアナ ログ変換回路と、前記第1,第2の標本化周波数 発生回路、前記書を込み番地発生回路、前記第1. 第2の読み出し番地発生回路、前記書き込み読み 出し制御回路、前記报幅制御回路とを制御し、音 声信号を前記ディジタルメモリへ録音することや、 前記ディジタルメモリから録音時と同じ速さで音 声を再生することや、前記ディジタルメモリから 音声を通常の音程でかつ録音時の2倍の速さで再 生することや、倍速再生で音程の上がった音声の **脊程を通常の脊程に変換すること等を可能とする** 制御回路とを備えた音声録音再生装置。

(2) アナログディジタル変換回路に適応形デルタ

変調方式の変調器を用い、かつ振幅制御を適応形 デルタ変調方式の復調器において行うことを特徴 とする特許請求の範囲第1項記載の音声録音再生 装備。

3、発明の詳細な説明

産業上の利用分野

本発明は、音声信号をディジタルメモリに録音 再生し、かつ音声の早間きを可能とする音程変換 回路をも兼ねる音声録音再生装置に関するもので ある。

従来の技術

近年、半導体技術の進歩によりディジタルメモリの大容量化及び低コスト化が進み、ディジタルメモリによって音声を長時間録音・再生する装置が実用化されつつある。また、テーブレコーダやVTRに録音した音声を音程は一定でかつ録音時の2倍の速度で再生し、本来の半分の時間で内容を把握する早間き装置も利用されるようになってきた。

以下、図面を参照しながら従来の音声記録再生

いて、以下その動作を説明する。

まず音声録音時の場合について述べる。まず音声録音時の場合について述べる。まず音声信号は、標本化周波数発生回路26によって供給されるサンブリングクロックf。でアナログディジタル変換回路21によってディジタル信号に変換される。一方、制御回路27によって読み出し書き込み制御回路23は、書き込みの状態を維持しており、ディジタルメモリ22は前記ディジタル信号をアドレス発生回路24で与えられるアドレスに書き込み、録音される。

次に再生時の場合であるが、制御回路27によって駅み出し書き込み制御回路23は飲み出しの状態を維持している。アドレス発生回路24で与えられたアドレスに従って、ディジタルメモリ22から駅み出されたディジタル信号は、サンプリングクロック f a でディジタルアナログ変換回路26によってアナログ信号に変換されて音声出力となる。

発明が解決しよりとする問題点

しかしながら上記の従来の檘成では、アナログ

装置について説明を行う。

第7図は、従来の音声録音再生装置の構成を示 したものである。第7図において、21は音声入 力信号をディジタル信号に変換するアナログ・デ ィジタル変換回路、22は前記ディジタル借号を 記憶するディジタルメモリ、23はディジタルメ モリ22の読み出し及び書き込みの制御をする説 み出し書き込み制御回路、24はディジタルメモ り22亿アドレスを供給するアドレス発生回路、 25はディジタルメモリ22から読み出されたデ ィジタル信号をアナログの音声信号に変換するデ ィジタルアナログ変換回路、26はアナログディ ジタル変換回路21及びディジタルアナログ変換 回路25にサンプリング・クロックを供給する標 本化周波数発生回路、27はディジタルメモリ22 に糖み出し書き込みの制御を行う糖み出し書き込 み制御回路23およびアドレス発生回路24に対 し、音声の録音・再生および録音・再生の開始・ 停止を制御するための制御回路である。

以上のように構成された音声録音再生装置につ

ディジタル変換回路21のサンプリングクロックとディジタルアナログ変換回路25のサンプリングクロックが同一であり、ディジタルメモリ22に録音された音声信号は、録音時と同じ時間をかけて再生する(通常の早さでの再生)ことしかできない。すなわち、録音された音声を録音時より短時間で早聞きすることはできない。

また、単純にディジタルメモリ22より録音した音声を高速に読み出し、ディジタルアナロック fs を 容 接回路25のサンプリングクロック fs を 容 存 な 内 で ま か で き る ことによって、 録 音 し た で き る ことによって、 録 音 し た ら な が で き る と め に く く な り 、 話者 の 特 徹 が 表 わ れ な く な る る で と と の に が の 音程で録音 時 よ り 短時間 で 早 聞 き す と る の た め 、 ぎィ ジタルメモリ 2 2 に な な 音 し た な ら で 足 で 早 聞 き す と る の は 、 ま ず 上 か よ ち に ディ ジタル メモリ 2 と し か な 音 し た 音 声 を 周 期 1 / fs で 高 速 に い の か ン ク の の か と り の あ 速 に し か く た る き 時 よ り の あ 速 に し て ん ん

アナログ信号に変換し、この音程の上がった音声を再び音程変換装置を用いることによって通常の音程に変換するしかなく、全体の装置が複雑で多大なコストアップにならざるを得なかった(音程変換装置の構成について、例えば日経エレクトロニクス1976.7.26「会話の時間軸を圧縮伸長するテープレコーダ」があげられる)。

本発明は上記問題点に鑑み、ディジタルメモリに録音した音声信号を通常の早さで再生できる以外に、通常の音程でかつ通常の半分の時間で話者の特徴が損われることなく内容を早開きすることができ、またテーブレコーダ等の2倍速再生で音程の上がった音声を通常の音程に変換する音程変換装置として用いることも可能な音声録音再生装置を簡素な構成で安価に提供するものである。

問題点を解決するための手段

との目的を達成するために本発明の音声録音再生装置は、第1。第2の標本化周波数発生回路と、ディジタルメモリと前記第1の標本化周波数発生回路の出力であるサンプリングクロックで入力信

路の出力であるサンプリングクロックでアナログ 信号に変換するディジタルアナログ変換回路と、 前記第1,第2の標本化周波数発生回路、前記番 き込み番地発生回路、前記第1,第2の読み出し 番地発生回路、前記書き込み読み出し制御回路、 前記振幅制御回路とを制御する制御回路とを備え ている。

作 用

本発明は、制御回路によって第1, 第2の標本 化周波数発生回路、書き込み番地発生回路、第1, 第2の読み出し番地発生回路、書き込み読み出し 制御回路、振幅制御回路の出力を制御し、音声を ディジタルメモリへ録音することや、ディジタル メモリに録音した音声を通常の早さで再生すること とや、ディジタルメモリに録音した音声を通常の を建てかつ録音時の2倍の速さで再生することや、 6日に変更の2倍の速さで再生で音程の上 を通常の2倍を速再生で音程の上 を通常の2倍をで表することができるものである。

実 施 例

号をディジタル信号に変換するアナログディジタ ル変換回路と、変換されたディジタル信号を記憶 するディジタルメモリと、都き込み番地発生回路 と、第1,第2の銃み出し番地発生回路と、前記 書き込み番地発生回路と第1,第2の読み出し番 地発生回路とで発生するアドレスデータを入力と して母き込み・読み出しの番地を前記ディジタル メモリへ出力し、かつ書き込み・読み出しの制御 信号を前記ディジタルメモリへ出力する事を込み 読み出し制御回路と、第1,第2の読み出し番地 によって前記ディジタルメモリから読み出される 各々の信号を前記第2の標本化周波数発生回路の 出力であるサンプリングクロックでラッチする第 1,第2の保持回路と、振幅制御回路と、前記第 1,第2の保持回路でラッチされた各々の信号に 対して前記振幅制御回路の制御によって重み関数 w₁(t)またはw₂(t) (O≤w₁(t)≤1, O≤w₂(t)≤1)を掛 けあわせる第1,第2の乗算回路と、前配第1, 第2の乗算回路の出力信号をそのまま、もしくは 加算された信号を前記第2の標本化周波数発生回

以下本発明の実施例について図面を参照しなが ら説明する。第1図は本発明の一実施例における 音声録音再生装置の構成を示すものである。

第1図において、1は通常音声入力と2倍速音 **戸入力を切り換えてアナログディジタル変換回路** 2へ出力する切り換え回路、2は第1の標本化周 波数発生回路3によって与えられたサンプリング クロック fAD によって切り換え回路1の出力をデ ィジタル信号に変換するアナログディジタル変換 回路、4はアナログディジタル変換回路2の出力 を書き込み読み出し制御回路5の制御によって記 録するランダムアクセスメモリ(以下RAMと称 す)、5は書き込み番地発生回路6と第1の読み 出し番地発生回路でと第2の読み出し番地発生回 路Bから与えられるアドレス信号及びむき込み。 靴み出しの制御信号をRAM4へ出力する御き込 み・脱み出し制御回路、9,10は第2の標本化 周波数発生回路16亿よって与えられるサンブリ ングクロック fL1 , fL2 によってRAM4から訳 み出された信号をラッチする第1, 第2の保持回

特開昭63-91873(4)

路、11,12は第1,第2の保持回路9,10 の出力に、振幅制御回路13の制御によって重み 関数を掛け算する第1,第2の乗算回路、14は 第1,第2の乗算回路11,12の出力を加算す る加算回路、15は第2の標本化周波数発生回路 18によって与えられるサンブリングクロック fDAによって加算器14の出力をアナログ信号に 変換するディジタルアナログ変換回路、17は切 り換え回路1、第1,第2の標本化周波数発生回 路3,16、40を込み統み出し制御回路5、審き 込み番地発生回路6、第1,第2の統み出し番地 発生回路7,8、振幅制御回路13を制御する制 御回路である。

以上のように構成された音声録音再生装置について以下その動作について説明する。

本装置は(I)通常音声のRAMへの録音,(ii)RAM からの通常再生,(ii)RAMからの2倍速再生,(iv)2倍速音声入力信号の音程変換の4つのモードを制御回路17の制御によって各部分の動作を変えて使用する。

以下4つのモードについてその動作を説明する。 尚、第1 表は、制御回路17が制御している各回 路の4つのモードでの動作を示したものである。

以下余白

第 1 表

	(I) 通常音声の RAMへの録音	(II) RAMからの 通常再生	(II) RAMからの 2 倍速 再生	(V) .2 倍速音序入力信号 の音程変換
切り換え回路 (1)	T gŋ	OFF	OFF	B (iii)
第1の標本化周波数 (3) 発生回路	fAD=fAD1	OFF	OFF	f _{AD} -f _{AD2} (周期:T)
酢き込み帯地発生回路 (6)	ИО	OFF	OFF	ОИ
第1の読み出し番地 (7) 発生回路	OFF	ОИ	ON	ОИ
第2の読み出し番地 (B) 発生回路	OFF	OFF	ON :	ОИ
刊さ込み Read Write	称き込み	銃み出し	航み出し	群き込み/脱み山し
部分以し (5) 和節回路 Address	(B)のIII 力	(で)の(け)	(7),(8)の出力を時分割出力	(e),(7),(e)の出力を時分削出力
接幅制即凹路 (13)	OFF	w ₁ (t)=1 w ₂ (t)=0	$w_1(t) = g_1(t)$ $w_2(t) = g_2(t)$	$w_1(t) = g_1(t)$ $w_2(t) = g_2(t)$
第2の標本化周破数 (18) 発生回路	OFF	$f_{L1} = f_{\Lambda D1}$ $f_{L1} : OFF$ $f_{DA} = f_{AD1}$	$f_{L1} = f_{AD1}$ $f_{L1} = f_{AD1}$ $f_{DA} = f_{AD1}$	$f_{L1} = \frac{1}{2} f_{AD2}(RJJJ): 2T)$ $f_{L2} = \frac{1}{2} f_{AD2}(RJJJ): 2T)$ $f_{DA} = \frac{1}{2} f_{AD2}(RJJJ): 2T)$

(i) 通常音声のRAM4への録音モード

制御回路17は各部分の動作を第1表に示したように制御する。まず、通常音声入力信号は、第1の標本化周放数発生回路3の出力であるサンジタル変換回路2によってナログ信号からディッタル信号に変換される。書き込み・読み出し制御回路8で発生した書き込みの出力する。RAM4は、アナログディジタル変換回路2の出力であるディジタル信号をひみ・読み出し制御回路6によって与えられた番地に番き込み記憶する。

(ji) RAM4からの通常再生モード

制御回路17は、各部分の動作を第1表に示したように制御する。 書き込み・読み出し制御回路 5は、RAM4に対し読み出し制御信号と、第1の読み出し番地発生回路7で発生した読み出し番地を出力する。RAM4は、書き込み・読み出し制御回路5によって与えられた番地からデータを

出される。またフレーム間の不連続点でのノイズが発生するため本装置では、第2図(d), (e)のような振幅制御を行う。振幅制御回路13は、フレーム間の液形接続点で振幅が零となるように乗算回路で重み関数w1(t)=g1(t),w2(t)=g2(t)を掛けあわせるように制御する。さらに、第1,第2の乗算回路11,12の出力を加算することにより、子音・破裂音の話頭の音声情報が欠落することが防がれ、不連続点でのノイズの影響のない、了解性・自然性に優れた2倍速再生音声が得られる。

(v) 2倍速音声入力信号の音程変換モード

ことで用いる2倍速音声の音程変換の方法は、例えば、特願昭6〇-69445号に配載の方法などが参考としてあげられる。音程変換処理時には、第3図に示したように、通常音声録音用メモリとは別に、ワークェリアの領域をRAM4の一部に設け、通常音声録音用メモリが消去されるのを防いている。

制御回路17は、各部分の動作を第1表に示したように制御する。

競み出して出力し、第2の標本化周波数発生回路 1 6 によって与えられるサンプリングクロック $f_{L1} = f_{AD1}$ で第1の保持回路9でラッチされる。 振幅制御回路13は、重み関数w1(t)=1すなわち、 全く重み付けをしないように第1の乗算回路11 を制御する。第1の乗算回路11の出力は、第2 の標本化周波数発生回路16によって与えられる サンプリングクロック f_{DA} でディジタルアナログ 変換回路16によってアナログ信号に変換される。 6 RAM4からの2倍速再生モード

制御回路17は、各部分の動作を第1表に示したように制御する。 書き込み・読み出し制御回路 5 はRAM4に対し読み出し制御信号と、第1の読み出し番地発生回路7で発生した読み出した説み出し番地発生回路8で発生した説み出し番地とを出力する。 RAM4からのデータの読み出しは、第2図(b), (c)に示したように、時分割多重して2つの読み出し番地からデータを読み出す。とのとき、データは、フレーム(固定フレーム長:30~70mssc)単位で連続して読み

2 倍速音声入力信号は、第1 の標本化周波数発 生回路3の出力であるサンプリングクロック f_{AD}=f_{AD2} (周期T)で、アナログディジタル 変換回路2によってアナログ信号からディジタル 信号に変換される。書き込み・読み出し制御回路 5はRAM4に対し、書き込みと読み出しの制御 信号と、書き込み番地発生回路6で発生した書き 込み番地と、第1, 第2の読み出し番地発生回路 7、8で発生した2つの読み出し番地とを出力す る。RAM4への書き込み・読み出しは、第4図 に示したように、一単位時間内に2回の甘き込み と2回の読み出しを行う。RAM4から読み出さ れたデータは、フレーム(固定フレーム長:30 ~70msec)単位で連続して脱み出される(第5図 (b), (c))。またフレーム間の不速続点でのノイズ が発生するため、本装置では第5図(d), (e)のよう な振幅制御を行う。振幅制御回路13はフレーム 間の波形接続点で振幅が零となるように乗算回路 で重み関数 w₁(t)=g₁(t), w₂(t)=g₂(t)を掛けあわせ るように制御する。さらに第1, 第2の乗算回路 11,12の出力を加算することにより、子音・破裂音の音声情報が欠落することが防がれ、不速 続点でのノイズの影響のない、了解性・自然性の 優れた2倍速音声が通常の音程で再生される。

なお本実施例では、振幅制御を行うための乗算 をディジタル信号に対して行なっているが、ディ ジタルアナログ変換扱に行なって、その後に加算 してもよい。

以下、本発明の他の実施例について図面を参照 しながら説明する。

第6図は本発明の他の実施例における音声録音

本発明は、制御回路によって第1,第2の標本 化周波数発生回路、書き込み番地発生回路、第1, 第2の読み出し番地発生回路、書き込み・読み出 し制御回路、振幅制御回路の出力を制御すること により、(i)通常音声信号のRAMへの録音,(ii) RAMからの通常再生,(ii)RAMからの2倍速再 生,(v)2倍速音声信号の音程変換を単一の装置で 安価に構成する音声録音再生装置を実現できるも のである。

4、図面の簡単な説明

第1図は本発明の一実施例における音声録音再生装置の構成を示すプロック図、第2図はRAMに録音符の音声の2倍速再生の原理図、第3図は本装置に使用するディジタルメモリのエリアを示す状態図、第4図は2倍速音声信号の音程変換時のRAMの掛き込み・読み出しを説明するためのタイミングチャート、第5図は2倍速音声信号入力の音程変換方式を説明するためのタイミングチャート、第6図は本発明の他の実施例における音声録音再生報置のプロック図、第7図は従来の音

再生装置を示すものである。本典施例では、第1 図に示す第1の契施例と同じ構成には同一の番号を付した。本実施例は、アナログディジタル変換に適応形デルタ変調方式(以下ADM方式と称す)を用いるため、第1の構成とは異なっている。第6図において、18はADM方式復調回路であり、第1の実施例における保持回路とよび乗算回路の動作も兼ねるものである。13は第1,第2のM方式復調回路19,20の量子化過程を設備を変化させるための提幅を変化させるための提幅を変化させるとによって振幅を変化させるための過間をである。ADM方式で振幅を変化させるだが対するの路である。14はアナログ信号に対する加質回路である。


以上のように本実施例では、アナログディジタル変換方式にADM方式を用いたため、ハードウェア規模を小さくでき安価に本発明の音声録音再生装置を構成することができる。

発明の効果

声録音再生装置のプロック図である。

1 ……切り換え回路、2 …… アナログディジタル変換回路、3 ……第1 の標本化周波数発生回路、4 ……ランダムアクセスメモリ、6 …… 審き込み・読み出し制御回路、8 …… 審と込み番地発生回路、7 ……第1 の配み出し番地発生回路、8 …… 第2 の読み出し番地発生回路、9 ……第1 の保持回路、10 ……第2 の保持回路、11 ……第1 の乗算回路、12 ……第2 の乗算回路、13 ……振幅制御回路、14 …… 加算回路、15 …… ディジタルアナログ変換回路、16 …… 第2 の標本化周波数発生回路、17 ……制御回路、18 …… ADM方式変調回路、19 ……第1のADM方式復調回路、20 ……第2 のADM方式復調回路、20 ……第2 のADM方式復調回路、20 ……第2 のADM方式復調回路。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



特開昭63-91873(8)

